工学部 電気電子工学科
森貴之 研究室
次世代型コンピューティング用極低消費電力デバイス・回路の研究
情報化社会が進み、データを処理するコンピュータにはますます高性能化・低消費電力化が求められています。その中で、次世代型コンピューティングとして人間の脳機能を電子回路で模倣するニューロモルフィックチップや量子コンピュータが注目されています。研究室では上に挙げたニューロモルフィックチップを実現するためのデバイスや、量子コンピュータを制御するためのCryo-CMOS技術の開発に取り組んでいます。
キーワード
- シリコン半導体デバイス
- 集積回路
- ニューロモルフィック
- 極低温(Cryogenic)CMOS
教員紹介
森貴之 講師・博士(工学)
略歴
専門分野
専門:ニューロモルフィック、エネルギーハーベスティング、steep subthreshold slope、SOI
学生へのメッセージ
高専生時代に量子力学という物理学の分野をかじって衝撃を受け、その応用分野である半導体デバイスに興味を持ち、大学生時代から現在まで関わっています。目視できない微小な世界で動く電子の動きを想像する楽しさを共有できればと思っています。
自分で能動的に動けば、大学では本当に様々なことを学べます。将来にわたって関わりたいと思える何かをぜひ探してみてください。
担当科目
工学基礎Ⅱ 工学基礎Ⅰ プロジェクトデザイン入門(実験)(電気電子工学科) プロジェクトデザインⅡ プロジェクトデザインⅢ(森貴之研究室) 電子工学 物性工学 プロジェクトデザイン実践(実験)(電気電子工学科) 光・電子デバイス工学
研究業績
論文
- Leaky-integrate-and-fire operation with signal amplification using gate-controlled carrier-injection silicon-on-insulator transistor
- Neural Network Modeling of Steep Turn-on Diodes: Validation and Implementation in SPICE Simulations
- Integrate-and-Fire Operation with Signal Amplification by using “Dual-Gate PN-Body Tied SOI-FET”
- Steep Subthreshold Slope “Dual-Gate PN-Body Tied SOI-FET” -First Fabrication Results-
- First fabrication results of Steep Subthreshold Slope "Dual-Gate PN-Body Tied SOI-FET"
- Neuronal Function and Signal Amplification Device with Steep Switching “PN-Body Tied SOI-FET”
- Variability Evaluation of MOS-gated PNPN Diode for Hardware Spiking Neural Network
- Sharp Turn-on Diode by Steep SS “PN-Body Tied SOI FET” for Ultra-low Power RF Energy Harvesting
詳しい研究業績はこちら